a new design for 27-2 compressor
محل انتشار: دهمین کنفرانس سالانه انجمن کامپیوتر ایران
سال انتشار: 1383
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 1,999
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ACCSI10_026
تاریخ نمایه سازی: 25 آذر 1390
چکیده مقاله:
implementation of parallel multipliers with operands meeting IEEE754 standard could involve a 27-2 compression of partial products . In this paper we offer a new design which is suitable for low power and high speed processing environment more than 41% of carry-in/carry-out wires are eliminated in our design with the advantage of less carry propagation delay and quite fewer interconnctions leading to faster multi;ocation and less chip area. our multiplier is coded in VHDL and implemented on commercially available EDA tool chain.
کلیدواژه ها:
نویسندگان
omid kavehie
department of electrical computer engineering shahid beheshti university
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :