ارائه و ارزیابی معماریهای جدید برای دیمالتی پلکسر ها در سوییچهای PPS
محل انتشار: یازدهمین کنفرانس سالانه انجمن کامپیوتر ایران
سال انتشار: 1384
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 945
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ACCSI11_148
تاریخ نمایه سازی: 5 آذر 1390
چکیده مقاله:
با افزایش سرعت خطوط انتقال ، نیاز به ساخت سوییچهای بسته با ظرفیتهای بالای سوییچینگ منجر به ارایه طرجهای جدیدی در زمینه معماری سوییچهای بسته شده است. یکی از سوییچهای ارایه شده دراین میان سوییچ بسته موازی یاPPS نام دارد. معماری PPS مبتنی بر استفاده از چندین سوییچ بسته سرعت پا یین به طور موازی میباشد که در کل امکان سوییچینگ را در نرخهای بسیار بالاتر فراهم میکند. بدین منظور در ورودیهای PPS از عناصری بنام دیمالتی پلکسر برای توزیع بار بین سوییچهای میانی ودر خروجیها ی PPS از مالتی پلکسرها برای جمع آوری و مرتب سازی بسته ها استفاده میشود. در این میان نحوه توزیع بار و بافرینگ بسته ها در دیمالتی پلکسرهای ورودی یک سوییچ PPS در عملکرد وکارایی سوییچ بیشتر از قسمت های دیگر سوییچ تاثیر میگذارد. در این مقاله ٣ ساختار قابل پیاده سازی برای دیمالتی پلکسر های ورودی سوییچ PPS ارائه میشود بنحوی که هدف اصلی PPS را که ساخت یک سوییچ سرعت بالا با عناصر سوییچینگ و حافظه هایی با سرعت کمتر از خطوط ورودی‐ خروجی است را برآورده سازد. معماریهای ارایه شده از نظر پیچیدگی زمانی ، پیچیدگی پیاده سازی و میزان تاخیر بسته ها مورد ارزیابی قرارگرفته اند
کلیدواژه ها:
نویسندگان
محمدامین فرجیان زاده
دانشگاه صنعتی امیرکبیر‐ دانشکده کامپیوتر
سیاوش خرسندی
دانشگاه صنعتی امیرکبیر‐ دانشکده کامپیوتر