درخت Wallace با استفاده از جمع کننده های بر اساس تسهیم کننده

سال انتشار: 1385
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,756

متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ACCSI12_049

تاریخ نمایه سازی: 23 دی 1386

چکیده مقاله:

درخت ضرب کنندهWallace تصحیح یافته ب ا استفاده ا ز جمع کننده های بر اساس تسهیم کننده Multiplexer جدید ارائه شده است. نشان داده شده است که تاخیر برای کل ضرب کننده از پیچیدگیO(log(n)) می باشد. طراحی برای ضرب کننده 32 بیت انجام شده اس ت. با توجه به خط لوله مجموع 10 تاخیر دروازه منطقی برای ضرب کننده به دست آمده اس ت. معماری بر پایه تسهیم کننده برای جمع کننده یک بیت ارائه شده است . پیاده سازی با دروازه عبور تسهیم کنندهCMOS انجام گردیده است . در جمع کننده ارائه شده حاصلضرب تاخیر× توان 8٫4 ٪ کاهش یافته است . ضرب کننده طراحی شده با نرم افزار HSPICE تحت تکنولوژیmm 0٫25 شبیه سازی شده است و از نظر تعداد ترانزیستور 7٫64 ٪ کاه ش، سطح تراشه 6٫72 ٪ کاهش و توان مصرفی ٪8٫25 کاهش نسبت به طرحهای دیگر داشته است.

نویسندگان

پویا اسدی

دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران، ایران

کیوان ناوی

استادیار دانشگاه شهید بهشتی، دانشکده مهندسی برق و کامپیوتر دانشگاه ش

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • کیوان ناوی، امید کاوه‌ای، پویا اسدی، "کمپرسور 2-4 سریع مد ...
  • کیوان ناوی، آزاده منصوری، "طراحی مبنای 3 مدار تمام جمع ...
  • مهدی حسین زاده، کیوان ناوی، سمیه تیمارچی، "طراحی جدید کمپرسور ...
  • سمیه تیمارچی، کیوان ناوی، مهدی حسین زاده، "طراحی جدید تفریق ...
  • Etiemble D. and Navi K., "Algorithms and multi valued circuits ...
  • G. Goto et al., "A 54*54-bit regularly structured tree multiplier", ...
  • M. C. Shin, S. H. Kang and I. C. Park, ...
  • T. Nishiyama et al., "High Speed Multiplier Utilizing Signed-Digit and ...
  • A. F. Tenca and C. K. Koc, "A Scalable Architecture ...
  • نمایش کامل مراجع