بررسی تکنیک GDI در کاهش توان مصرفی ساختارهای پایه مدارات دیجیتال
سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,080
فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
AIHE06_037
تاریخ نمایه سازی: 31 تیر 1392
چکیده مقاله:
مصرف توان یکی از ملاکهای مقایسه تکنیکهای طراحی دیجیتال می باشد. در این مقاله ضمن معرفی تکنیک GDI، توان مصرفی سلول های پایه دیجیتال، تحت تأثیر این تکنیک نسبت به CMOS استاندارد مورد بررسی قرار می گیرد. ملاکهای مقایسه، توان مصرفی و تأخیر انتشاری می باشند. نتایج شبیه سازی ها نشان می دهد که سلولهای پایه بررسی شده نسبت به سلولهای پایه طراحی شده با روش CMOS اسظتاندار توان مصرفی و تأخیر انتشاری کمتری دارند.
کلیدواژه ها:
نویسندگان
فرشته پورآهنگریان
عضو هیئت علمی گروه برق موسسه آموزش عالی آیندگان، گروه مهندسی برق
امین فاضلی
دانشجوی کارشناسی، موسسه آموزش عالی آیندگان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :