ورود
مقالات فارسیISIکنفرانسهاژورنالها

طراحی سلول 13 SRAM ترانزیستوری کم توان و مقاوم در برابر خطای نرم

محل انتشار: کنفرانس ملی علوم مهندسی، ایده های نو (۸)
سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 738

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/308145

شناسه ملی سند علمی:

AIHE08_137

تاریخ نمایه سازی: 13 آبان 1393

چکیده مقاله:

امروزه با پیشرفت روزافزون تکنولوژی نیاز به مدارات کم توان و پایدار و در عین حال مقاوم در برابر خطاهای محیطی از جمله خطای نرم روز به روز بیشتر احساس می شود. در این مقاله، یک سلول 13 ترانزیستوری مقاوم شده در برابر خطای نرم با حاشیه نویز استاتیکی، SNM، بهبود یافته برای کاربردهای کم توان پیشنهادی شده است. در این طرح توان مصرفی استاتیکی ( توان نشتی) در مقایسه با سلول های دیگر بسیار کاهش یافته است. نتایج شبیه سازی در تکنولوژی CMOS 65nm نشان دهنده بهبود توان و بار بحرانی سلول پیشنهادی در مقایسه با سلول های شبیه سازی شده است. برای مثال مقاومت سلول پیشنهادی در برابر خطای نرم بهبود 12 درصدی و توان مصرفی آن بهبود 32 درصدی نسبت به سلول 10T مبنای انتخابی نشان می دهد.

کلیدواژه ها:

نویسندگان

مصطفی ساجدی

دانشجوی کارشناسی ارشد گروه برق، دانشکده فنی، دانشگاه گیلان

راهبه نیازکی اصلی

عضو هیئت علمی، دانشکده فنی دانشگاه گیلان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • A. Pavlov and . Sachdev, CMOS SRAM Circuit Design and ...
  • S. C. Huerta, M. Vasic, A. d. Castro, P. Alou, ...
  • H. Kobayashi, K. Shiraishi, H. Tsuchiya, M. Motoyoshi, H. Usuki, ...
  • Digest. International, pp. 337 - 340, 2002. ...
  • Y. Dhillon, A. Diril, A. Chatterjee, and A. Singh, "Analysis ...
  • R. Baumann, ،0The impact of technology scaling on soft error ...
  • _ _ _ and modeling _ single-event _ _ on, ...
  • D. Krueger, E. Francom, and J. Langsdorf, ،Circuit design for ...
  • Conference, 2008. ISSCC 2008. Digest of Technicat Papers. IEEE International, ...
  • new Aء، [8] N. Axelos, K. Pekmestzi, and N. Moschopoulos, ...
  • KB 10T Sub-Threshold A:ه [9] I. J. Chang and et.al, ...
  • T. Kim, J. Liu, J. keane and C. H. Kim, ...
  • Subthreshold SRAM Employing Sen se-Amplifier Redundancy, " IEEE Journl of ...
  • Y.Shiyanovskii, A.Rajendran, F.Wolff, C.Papachristou, «Effect of Voltage Scaling _ Soft ...
  • event upset hardened CMOS SRAM cell, " IEICE Electronics Express, ...
  • _ _ Waterloo, Ontario, Canada, 2008. ...
  • _ _ _ SOurce follower nmos (SFN) techniques, " in ...
  • A. Agarwal, H. Li, and K. Roy, "DRG-cache A data ...
  • Phd م, [17] A. Pavlov, "Design And Test Of Embeded ...
  • G. R. Srinivasan, P. C. Murley, and H. K. Tang, ...
    • نمایش کامل مراجع