طراحی کنترلر منطق فازی برنامه پذیر مد جریان در پروسه 0.35µm تکنولوژی CMOS
محل انتشار: دومین کنفرانس ملی توسعه علوم مهندسی
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 732
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
این مقاله در بخشهای موضوعی زیر دسته بندی شده است:
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
AIHE09_054
تاریخ نمایه سازی: 22 مهر 1394
چکیده مقاله:
در این مقاله یک کنترلر فازی CMOS آنالوگ جدید، کم توان و قابل حمل با ورودی Mixed-Signal و خروجی آنالوگ ارائه می شود. در این کنترلر سعی بر این شده است که تا حد امکان توان مصرفی و سطح اشغالی تراشه کم باشد و سرعت و دقت نیز در حد بالا و قابل قبولی باشند. برای پیاده سازی این ایده از یک مدار فازی ساز با ورودی Mixed-Signal و برای ترکیب Antecedent ها جهت استفاده در بخش Interface Engine ، یک مدار ماکزیمم گیر و یک مدار مینیمم گیر ارائه شده است. در بلوک Defuzzifier یک مدار جدید و بهبود یافته با سطح اشغالی و توان مصرفی پایین ارائه شده است. در نهایت شبیه سازی سیستماتیک کنترلر طراحی شده با استفاده از نرم افزار MATLAB و شبیه سازی مداری با استفاده از نرم افزار Hspice در پروسه استاندارد 0.35um تکنولوژی CMOS انجام گرفته و تاخیر کلی سیستم در حدود 70ns برای کنترلر طراحی شده که سرعت 14/3 استنتاج فازی (MFLIPS) را نتیجه می دهد. کل توان تلفاتی کنترلر فازی طراحی شده کمتر از 2/54mW می باشد که نشان دهنده توان مصرفی پایین کنترلر طراحی شده است.
کلیدواژه ها:
نویسندگان
محمد نظر علیلو
گروه برق و الکترونیک، واحد شبستر، دانشگاه آزاد اسلامی واحد شبستر، ایران
محمد سلیمانی
گروه برق و الکترونیک، واحد بیجار، دانشگاه آزاد اسلامی بیجار، ایران
پروانه شایگان
عضو باشگاه پژوهشگران جوان و نخبگان، واحد تهران جنوب، دانشگاه آزاد اسلامی تهران، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :