بررسی تکنیک های تخصیص درروترهای شبکه برروی تراشه NOC

سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,027

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

BPJ01_689

تاریخ نمایه سازی: 29 دی 1392

چکیده مقاله:

تخصیص ازمراحل مهم درجریانهای طراحی روترهای شبکه بررویتراشه می باشدکه درآن هدف معمولا بهینه کردن طراحی و حداقل کردن توان مصرفی وزمان اجرا مربوط به یک کاربرد است دراین مقاله به بررسی دقیق تعدادی ازکارهای انجام شده دراین زمینه می پردازیم

نویسندگان

ندا دوست طلب

دانشجوی کارشناسی ارشد

محمدعلی جبرئیل جمالی

عضو هیئت علمی دانشگاه آزاد اسلامی واحد شبستر

علی غفاری

عضو هیئت علمی دانشگاه آزاد اسلامی واحد تبریز

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • S. Y. J. Duato, and L. Ni, _ Interconnection Networks- ...
  • D. U. B. a. W. J. Dally, "Allocator Imp lementations ...
  • W. J. Dally, Towles, B, "Principles and Practices of Interconnection ...
  • S. S. O. T. E. Anderson , J. B. Saxe, ...
  • Y. T. a. H.-C. Chi, "Symmetric Crossbar Arbiters for VLSI ...
  • نمایش کامل مراجع