طراحی و شبیه سازی یک رگولاتور با افت ولتاژ کم و بندگپ زیر یک ولت با حساسیت دمایی بسیار پایین در تکنولوژی CMOS
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,223
فایل این مقاله در 12 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CBCONF01_0334
تاریخ نمایه سازی: 16 شهریور 1395
چکیده مقاله:
در این مقاله یک رگولاتور ولتاژ با افت کم (LDO) طراحی و شبیه سازی شده است. در رگولاتور ولتاژ مذکور از یک مرجع ولتاژ بندگپ زیر یک ولت برای کاهش حساسیت ولتاژخروجی نسبت به تغییرات دما، پروسه و منبع تغذیه بهره گرفته شده است. مرجع ولتاژ طراحی شده است خروجی 800 میلی ولت و حساسیت دمایی 4.4ppm/˚C می باشد. برای پایدارسازی حلقه کنترلی رگولاتور، در خروجی آن از یک خازن برای ایجاد قطب غالب و یک مقاومت سری با آن برای ایجاد یک صفر و افزایش حاشیه فاز و پایداری سیستم استفاده شده است. رگرولاتور و مرجع ولتاژ ارائه شده در تکنولوژی 0.18um CMOS طراحی و با نرم افزار ADS شبیه سازی گردید و ولتاژ تثبیت شده 1.2 ولتی به ازای تغییرات ولتاژ ورودی 1.4 تا 2 ولت و تغییرات جریان بار 0 تا 100 میلی آمپر در خروجی رگولاتور مشاهده گردید. همچنین برای بررسی عملکرد مدار در برابر تغییرات پروسه از شبیه سازی مونت کارلو استفاده گردید.
کلیدواژه ها:
نویسندگان
محمدرضا جمالی
دانشجوی کارشناسی ارشد دانشگاه صنعتی شاهرود،دانشکده مهندسی برق و رباتیک
عماد ابراهیمی
استادیار مهندسی برق دانشگاه صنعتی شاهرود، دانشکده مهندسی برق و رباتیک
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :