بررسی معماریFPGAهای سه بعدی
محل انتشار: اولین همایش تخصصی برق و کامپیوتر
سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 735
فایل این مقاله در 16 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CECE01_039
تاریخ نمایه سازی: 17 اسفند 1393
چکیده مقاله:
در سال های اخیر آرایه های منطقی برنامه پذیر میدانی به توجه به قابلیت بازپیکربندی آنها در پیاده سازی سیستم های رقمی کاربرد وسیعی دارند. قابلیت بازپیکربندی باعث افزایش مساحت تراشه و در نهایت باعث افزایش تاخیر و توان مصرفی نسبت به مدارهای مجتمع با کاربرد خاص شده است. یکی از راههای کاهش تاخیر در مدارات رویکرد به سمت تکنولوژی سه بعدی است .در تکنولوژی سه بعدی مدار در چند لایه قرار میگیرد و این باعث می شود که از تخخیر ، طول سیم، توان مصرفی ومساحت تراشه کاسته شود. با توجه به اینکه در مدارات سه بعدی مساحت تراشه کاهش پیدا میکند در نتیجه چگالی توان در سطح تراشه افزایشپیدا می کند، افزایش چگالی توان منجر به ایجاد نقاط داغ در سطح تراشه می شود. افزایش حرارت باعث کاهش کارایی و طول عمر تراشه می شود. روش های مختلفی از جمله روش هایی که در مرحله بسته بندی تراشه به کار می رود ، روش مدیریت حرارت به صورت پویا و روش هایی که در مرحله طراحی جهت کنترل حرارت به کار می رود وجود دارد.
کلیدواژه ها:
نویسندگان
فاطمه صفاری
دانشجوی کارشناسی ارشد معماری کامپیوتر دانشگاه آزاد کرمان
علیرضا زیرک
مدیریت پژوهش و عضوهیات علمی دانشگاه علوم و فنون هسته ای تهران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :