طراحی حافظه SRAM توان پایین 10 ترانزیستوری

سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,176

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CECIT01_389

تاریخ نمایه سازی: 14 شهریور 1392

چکیده مقاله:

با توجه به اینکه سلولهای حافظه – SRAM ، یک بخش مهم در مدارات SOC امروزی میباشند و در تجهیزات قابل حمل کاربرد زیادی دارند و از طرفی با پیشرفت تکنولوژی، شاهد افزایش نمایی جریان نشتی و درنتیجه مصرف بالای توان استاتیک میباشیم، در این مقاله سعی شده است یک سلول 11ترانزیستوری جدید، برای کاهش توان نشتی و افزایش سرعت خواندن و نوشتن پیشنهاد شود. در این سلول SRAM در طول عملیات خواندن، گره های ذخیرهداده از خطوط کلمه ایزوله شدهاند. با این تکنیک ترانزیستورهای اینورترهای پشت به پشت در مسیر بحرانی تاخیر خواندن قرار نمیگیرند و در نتیجه سرعت سلول افزایش مییابد. همچنین، در این سلول از تکنیک stack به منظور کاهش نشتی استفاده شده است و درنتیجه نسبت به 4 سلول برگزیده، توان نشتی بین 65% تا % 22 کاهش یافته است. همچنین سرعت نوشتن بین 41 % تا 79 % افزایش و توان دینامیک و تاخیر خواندن نیز به مقدار قابل توجهی کاهش یافته است

نویسندگان

وحیده شنبدی

دانشگاه تحصیلات تکمیلی صنعتی کرمان

محسن صانعی

دانشگاه شهید باهنر کرمان،

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • M .Sharifkhani , PHD Thrsis, "Design and Analysis of Low ...
  • K. Itoh, A. R. Fridi, A. Bellaouar, and M. I. ...
  • Symposium on Computer Architecture, pp. 240-251, Jun-Jul 2001. ...
  • _ _ _ virtual ground architecture for low-power embedded sram, ...
  • G. Razavipour, A. Afzali-Kusha, and M. Pedram "Design and Analysis ...
  • نمایش کامل مراجع