استفاده از مسیریابی برای افزایش کارایی در شبکه - بروی - تراشه

سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,108

فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CEIT01_340

تاریخ نمایه سازی: 9 تیر 1393

چکیده مقاله:

ارتباطات فیزیکی ثابت بین منابع در تراشه ها عاملی بر عدم پیشرفت کارائی سیستم است. این عامل بازدارنده به دلیل تاخیر سیم ها، ارتباط واحدهای عملیاتی مختلف، تأخیرهای انتشار و به علاوه زمان نامعلومی است که به وسیله تأخیر سیم ها باعث پیچیده تر شدن طراحی و ناکارآمد شدن توابع عملیاتی بر روی تراشه می شوند. همگام سازی تراشه ها با یک کلاک سراسری به شدت مشکل است. با توجه به اینکه پیچیدگی سیستم بر روی تراشه به شدت رشد می کند. معمولاً در شبکه بر روی تراشه سه عامل از اهمیت بالاتری برخوردار است که شامل زمانبندی، نگاشت و مسیریابی است در این مقاله به معرفی مسیریابی و ساختار یک مسیریاب پرداخته شده است.

کلیدواژه ها:

شبکه بر روی تراشه ، سیستم بر روی تراشه ، مسیریابی

نویسندگان

نینا جهانبازی

دانشگاه آزاد اسلامی واحد اراک گروه کامپیوتر، اراک، ایران

مهدی فرتاش

دانشگاه آزاد اسلامی واحد اراک، گروه کامپیوتر، اراک، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • محمد علی جبرئیل جمالی، حبیب مطیع قادر، احمد خادم زاده، ...
  • Dally, William James, and Brian Patrick of ...
  • Leighton, Frank Thomson. Introduction to parallel algorithms and architecture. San ...
  • S. Kumar, A. Jantsch, J.-P. Soininen, M. Forsell, M. Millberg, ...
  • D. Bertozzi and L. Benini, "Xpipes: A for gigascale ...
  • sys tems-on-chip, _ IEEE Circuis and Systems Magazine, vol. 4, ...
  • W. J. Dally and B. Towles, "Route packets, not wires: ...
  • V. Rantala, T. Lehtonen, J. Plosila, "Network On Chip Routing ...
  • Liang, J.; Swaminathan, S.; Tessier, Single-Chip In: ...
  • Architectures and Compilation Techniques , Oct. 2000, pp. 37-6. ...
  • Ni, L. M.; McKinley, P. K. A Survey of Wormhole ...
  • Moraes, F. G.; Calazans, N.; Mello, A.SMiller, L.; Ost, L. ...
  • In frastructure for Low Area Overhead Packet- switching Networks on ...
  • de Mello, Aline Vieira, et al. "Evaluation algorithms ...
  • nocs." Faculdade Brazil (2004). ...
  • L. M. Ni and P. K. McKinley, "A survey of ...
  • networks, " Computer, vol. 26, pp. 62-76, 1993. ...
  • نمایش کامل مراجع