طراحی و پیاده سازی یک ضرب نقطه ای Fused ممیز شناور چند وظیفه ی با توانایی ضرب موازی در FPGA

سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 785

فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

CESD01_228

تاریخ نمایه سازی: 25 اسفند 1392

چکیده مقاله:

مجموع حاصلضرب ها (ضرب نقطه ای) یکی از پر کاربردترین عملیات در پردازش سیگنال های دیجیتال (DSP) ، خاسبات سری فوریه و واحدهای پردازنده گرافیکی می باشد از طرفی پیاده سازی مدارات ممیز شناور در FPGA بدلیل پیچیدگی محاسباتی مدارات ممیز شناور و استفاده بهینه از آن ها به یک رقابت در بین پژوهشگران این عرصه تبدیل شده است.چند دقته نمودن و چند وظیفه ای نمودن عملیات ممیز شناور جهت استفاده بهینه تر از سخت افزار نیز یکی از روش های مرسوم برای بهتر نمودن مدارات ممیز شناور می باشد. .در این مقاله یک ضرب نقطه ای دو عبارته ممیز شناور (AB±CD) بصورت Fused با قابلیت های جدید ارائه می گردد. پیاده سازی عملیات ممیز شناور ترکیبی بصورت Fused بدلیل انجام تنها یک عملیات گردکردن (Rounding) و نیز به دلیل به اشتراک گذاری سخت افزارها منجر به افزایش دقت وکاهش تاخیر و هزینه می شود.مدار ارائه شده در این مقاله علاوه بر انجام عملیات ضرب نقطه ای دو عبارته ممیز شناور با دقت مضاعف (Double) قابلیت توانایی انجام هشت ضرب ممیز شناور موازی با دقت ساده (Single) را نیز دارد .پس از پیاده سازی و مقایسه این مدار با مدار عادی ضرب نقطه ای ممیز شناور در FPGA در می یابیم که مدار طراحی شده با 2.5 % کاهش تاخیر و با 13 % هزینه سربار قابلیت انجام هشت ضرب موازی ممیز شناور با دقت ساده را نیز بدست می آورد.

نویسندگان

امیر بنی اسدآزاد

دانشجوی کارشناسی ارشد معماری کامپیوتر دانشگاه آزاد اسلامی واحد علوم و تحقیقات واحد کرمان

امیر صباغ ملاحسینی

استادیار گروه مهندسی کامپیوتر دانشگاه آزاد اسلامی واحد کرمان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • E. E. Swartzlander Jr.and H. H. Saleh "FFT implementation with ...
  • H.H. Saleh, "Fused Floating-Point Arithmetic for DSP, " PhD dissertation, ...
  • E. Quinnell, E. Swartzlander, and C. Lemonds, "Floating-Point Fused Multiply-Add ...
  • D. Kim and L S. Kim, A Floating-Point Unit for4D ...
  • R.K. Montoye, E. Hokenek, and S.L. Runyon, "Design of the ...
  • R. Jessani and C Olson, "The Floating-Point Unit of the ...
  • T. Lang and J. D. Bruguera, "Floating-Point Fused Multiply-Add with ...
  • J.D. Bruguera and T. Lang, "Floating-Point Fused Multiply-Add: Reduced Latency ...
  • L. Huang, L. Shen, K. Dai, and Z.Wang, "A New ...
  • _ Fused _ Proc. _ 1" smm. Computer Aithetie, pp. ...
  • L.Huang, S. Ma, L. Shen, Z.Wang, N. XiaoNong, " low-Cost ...
  • M. Gok and M.M Ozbilen, _ Mult i-Functional Floating-Point MAF ...
  • Vee Jern Chong and Sri Parameswaran, _ configurable multi mode ...
  • IEEE Standard for Floating-Point Arithmetic, ANSI/IEEE Standard 754-2008, 2008. ...
  • E. Quinnell, "Floating-Point Fused Multiply-Add Architectures, " PhD d i ...
  • نمایش کامل مراجع