روش تلفیقی جهت بهبود قابلیت اطمینان در شبکه بر تراشه
سال انتشار: 1388
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,951
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CSICC15_290
تاریخ نمایه سازی: 26 مهر 1388
چکیده مقاله:
کاهش مقیاس ترانزیستورها، کاهش ولتاژ منبع تغذیه و Vt تراشه های آینده را به همراه داشته که این امر منجر به افزایش حساسیت سیم ها در مقابل منابع نویز و نیز افزایش میزان خطای گذرایتراشه ها شده است. تا کنون روشهای مختلفی نظیر بکارگیری کدهای تشخیص و تصحیح خطا، جهت ارتقای قابلیت اطمینان بستر ارتباطی شبکه بر تراشه پیشنهاد گردیده که سربارهایی نظیر تاخیر، توان مصرفی و ناحیه مصرفی را به همراه داشته است . در این مقاله، روش کنترل خطایی به نام روش تلفیقی جهت بکارگیری در همبندیهای با اتصالات بلند در شبکه بر تراشه پیشنهاد شده است که از روش تشخیص خطا در اتصالات کوتا ه و روش تصحیح خطا در اتصالات بلند استفاده می نماید .در این روش، میانگین تاخیر شبکه نسبت به روش تشخیص خطا کاهش پیدا کرده و سربار ناحیه مصرفی تراشه نسبت به روش تصحیح خطا بهبود یافته است.
کلیدواژه ها:
نویسندگان
فاطمه کریمی
دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران
احمد خادم زاده
مرکز تحقیقات مخابرات ایران
میدیا رشادی
دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :