طراحی و پیادهسازی بلوم فیلتر روی FPGA
محل انتشار: همایش ملی مهندسی رایانه و مدیریت فناوری اطلاعات
سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 726
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
CSITM01_219
تاریخ نمایه سازی: 10 شهریور 1393
چکیده مقاله:
بلوم فیلتر یک ساختمان داده است که به منظور ایجاد یک فضای کارآمد و سریع برای آزمون عضویت یا عدم عضویت اعضای یکمجموعه به کار می رود. این ساختار از یک طرف می تواند حجم داده های ارسالی را به طرز شگفت انگیزی کاهش دهد. و از طرف دیگر بصورت موثری در پرس و جوهای مختلف از لیست داده ها مثل کش سرورها و مسیریابها کاربرد دارد. بلوم فیلتراز k تابع درهم ساز برای نشانده عناصر یک آرایه m بیتی برای m داده مختلف استفاده میکند. در این مقاله این فیلتر در زبان VHDL برای پیاده سازی روی FPGA با استفاده از تابع درهم ساز (H(3 توصیف شده است. این پیاده سازی امکان ایجاد و استفاده از تابع (H(3 را به هر تعداد و بصورت موازی فراهم خواهد کرد. توصیف ارائه شده در محیط نرم افزار ISE شبیه سازی شده است.
کلیدواژه ها:
نویسندگان
فرشته پوست آشکن
دانشجوی کارشناسی ارشد، گروه کامپیوتر - دانشکده فنی مهندسی، دانشگاه رازی، کرمانشاه
عبدالحسین فتحی
استادیار، گروه کامپیوتر - دانشکده فنی مهندسی، دانشگاه رازی، کرمانشاه
فردین ابدالی محمدی
استادیار، گروه کامپیوتر - دانشکده فنی مهندسی، دانشگاه رازی، کرمانشاه
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :