طراحی مدار مرجع ولتاژ Bandgap با بهینه سازی PSRR
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 583
فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
DMECONF01_096
تاریخ نمایه سازی: 9 مرداد 1395
چکیده مقاله:
در این مقاله طراحی یک مدار پیشنهادی مرجع ولتاژ Bandgap با استفاده از ترانزیستورهای CMOS برای حذف اثر دمایی و منبع تغذیه بر روی ولتاژ خروجی ارائه شده است. نحوه عملکرد مدار پیشنهادی بر این اساس است که از آینههای جریان کسکود خود بایاس با سوئینگ بالا برای کاهش وابستگی به منبع تغذیه و حذف ولتاژ بایاس استفاده شده است. همچنین از دو ولتاژ بیسامیتر به صورت سری برای کاهش اثر عدم تطابق ترانزیستورهای MOSFET مدار تامین کننده جریان بیس برای مستقل شدن ولتاژ خروجی از پروسه ساخت و خازن بزرگ برای حذفاغتشاشات خارجی در تحقق آن بکار گرفته شده است. این بهبود منجر به کاهش حساسیت سیستم شده است که درنتیجه PSRR مدار در فرکانس 100 هرتز برابر dB 109- بدست آمده است. ولتاژ خروجی مرجع ولتاژ شکاف باند1/239 ولت می باشد. مدار ارائه شده در تکنولوژی 0/18 میکرومتر CMOS با نرم افزار شبیه سازی شده است
کلیدواژه ها:
نویسندگان
مجید نعیمی پور
دانشجوی کارشناسی ارشد، دانشکده مهندسی برق، دانشگاه زنجان
مصطفی یارقلی
استادیار، دانشکده مهندسی برق، دانشگاه زنجان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :