بررسی تحلیلی اثر ات الکتریکی ناخواسته ی ناشی از تقلیل ابعاد ترانزیستور هادر نانو لیتوگرافی با استفاده از دو نرم افزار H-SPICE و SILVACO

در این مقاله، یک مدل ریاضی برای توصیف کمیت های اساسی توصیف رفتار کانال یک ترانزیستور اثر میدانی FET توسط نگارنده بسط داده شده است. سپس این مدل را برای توصیف اثرات نامطلوب 1 اثر درین بر کاهش ارتفاع سد پتانسیل 2 پراکندگی حامل ها در سطح 3 یونیزه شدن حامل ها در اثر اعمال میدان بزرگ 4 به دام افتادن حامل ها در وجه مشترک گیت و کانال و 5 اشباع شدن سرعت حامل ها در کانال اصلاح کرده و نشان داده ایم که با کاهش ابعاد ترانزیستور ها و تبعیت از قانون مور برای مدار های مجتمع، ترانزیستور ها با ورود به مقیاس نانو از رفتار و توصیف کلاسیک تبعیت نکرده و برای کنترل موثر کانال توسط ولتاژ گیت، محدود نگه داشتن جریان نشتی، جلوگیری از اثرات تونل زنی و ... بایستی تغییرات چشمگیری در طراحی فیزیکی و لیتوگرافی صورت پذیرد. بخش دوم این مقاله به کد نویسی مدل ریاضی و تحلیل این اثرات با استفاده از دو نرم افزار H-SPICE و SILVACO تخصیص یافته است

کلیدواژه ها:

Drift ، MOSFET ، Threshold ، FINFET ، DIBL