کاهش توان مصرفی شبکه روی تراشه توسط ترکیب روش بای پس و اشتراک بافر

سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 795

فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ELEMECHCONF03_0520

تاریخ نمایه سازی: 9 مرداد 1395

چکیده مقاله:

شبکه روی تراشه به عنوان راه حلی کارآمد و موثر برای حذف گذرگاه ها و ایجاد یک بستر مناسب برای ارتباط بین عناصر پردازشی معرفی شده است. هدف اصلی از ایجاد شبکه روی تراشه افزایش کارایی سیستم می باشد، با این حال بحث توان مصرفی در چند سال اخیر شکل جدی تر به خود گرفته است. به طوری که محققان روش های مختلفی برای کاهش توان مصرفی شبکه روی تراشه ارائه داده اند. از آن جا که بافرها در شبکه روی تراشه مساحت عمده ای را در بر می گیرند، توان مصرفی نیز بالاتر می رود، لذا مدیریت بافر در شبکه های روی تراشه یک امر ضروری است. اشتراک گذاری بافرها در شبکه روی تراشه برای کاهش توان مصرفی و مساحت از مسائل چالش انگیز در طراحی شبکه روی تراشه است. ما دراین پژوهش از اشتراک بافرها در دو درگاه مجاور جهت کاهش توان مصرفی استفاده می کنیم. علاوه بر این با ترکیب روش های اشتراک گذاری و بای پس و همچنین مسیریابی غیر مینیمال به نتایج خوبی در پاسخ شبکه رسیده ایم. نتایج شبیه سازی بیانگر بهبود عملکرد سیستم است.

نویسندگان

علی بشیری

گروه مهندسی برق، دانشجوی کارشناسی ارشد، دانشگاه صنعتی همدان، ایران

عباس رمضانی

گروه مهندسی برق، استادیار، عضو هیات علمی دانشگاه لرستان، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Dimitrakop oulo S G, Kalligeros E, Galanopoulos K(2013). "Merged switch ...
  • Ying-Cherng Lan, Shih-Hsin Lo, Yueh-Chi Lin, Yu-Hen Hu, Sao-Jie Chen(2009). ...
  • V.Soteriou, R.S. Ramanujam, B. Lin, Li-Shiuan Peh(2009).:A High Throughput Distributed ...
  • M.Coenen e. Al(2006). _ buffer-sizing algorithm for networks on chip ...
  • A. Kodi, A. Louri, J(2009) .:Wang. Design of energy- efficient ...
  • Latif.K, Seceleanu.T, Tenhunen .H(20 10). "Power and Area Efficient Design ...
  • نمایش کامل مراجع