ورود
مقالات فارسیISIکنفرانسهاژورنالها

مروری بر بررسی های انجام شده در بیان مشکلات و طرح فرصتهای طراحی دیجیتال در ابعاد نانو CMOS

محل انتشار: سومین کنفرانس ملی و اولین کنفرانس بین المللی پژوهش هایی کاربردی در مهندسی برق، مکانیک و مکاترونیک
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 344

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/479623

شناسه ملی سند علمی:

ELEMECHCONF03_0859

تاریخ نمایه سازی: 9 مرداد 1395

چکیده مقاله:

مهمترین مسئله در طراحی مدارات مجتمع بر پایه فناوری CMOS جلوگیری از تاثیر رفتار مداری لایه های مختلف بر روی هم یعنی همان ایزوله کردن لایه ها می باشد. یکی از بهترین تحقیقات در این زمینه توسط آقای بنتون صورت گرفته است. در این مقاله علمی ترویجی روشهای ارائه شده در تحقیق ایشان مورد تحلیلی و بررسی قرار گرفته است.

کلیدواژه ها:

نویسندگان

جلال حشمت پناه

گروه مهندسی برق، دانشکده برق، واحد یادگار امام خمینی، دانشگاه آزاد اسلامی ، تهران، ایران

علی پورمحمد

حق التدریس، دانشکده مهندسی برق، دانشگاه صنعتی امیرکبیر، تهران، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • "Digital Circuit Design Challenges and Opportunities in the Era of ...
  • R. Dennard, F. Gaensslen, V. Rideout, E. Bassous, and A. ...
  • R. Gonzalez and M. Horowitz, BSupply and threshold voltage scaling ...
  • T. Fischer, F. Anderson, B. Patella, and S. Naffziger, BA ...
  • P. J. Restle, T. G. McNamara, D. A. Webber, P. ...
  • R. Ho, B. Amrutur, K. Mai, B. Wilburn, T. Mori, ...
  • Y. Zheng and K. Shepard, BOn-chip oscilloscopes for noninvasive time-domain ...
  • E. Alon, V. Stojanovic, and M. Horowitz, BCircuits and techniques ...
  • S. Rajapandian, Z. Xu, and K. Shepard, BImplicit DC-DC do ...
  • S. Rajapandian, K. Shepard, P. Hazucha, and T. Karnik, BHigh-voltage ...
  • L. Chang, Y. K. Choi, S. Ha, P. Ranade, S. ...
  • N. Mohta and S. E. Thompson, BMobility enhancemen: The next ...
  • K. Itoh, M. Horiguchi, and T. Kawahara, BUltra-low voltage nano-scale ...
  • A. B havnagarwala, A. Kapoor, and J. Meind , B ...
  • H. Kawaguchi, Y. Itaka, and T. Sakurai, BDynamic cut-off scheme ...
  • E. Seevinck, F. List, and J. Lohstroh, BStatic noise margin ...
  • L. W. Liebmann, A. Barish, Z. Baum, H. Bonges, S. ...
  • V. Kheterpal, T. Hersan, V. Rovner, D. Motiani, Y. Takagawa, ...
  • logic-bricks, [in Proc. ACM/IEEE Design Automat. Conf., Jun. 2005, pp. ...
  • L. Pileggi and A. J. Strojwas, BRegular fabrics for nano-scaled ...
    • نمایش کامل مراجع