یک روش نوین درطراحیو بهینه سازی سلول تمام جمع کنندهتک بیتی با به کارگیری سلولGDIجهت کاهش تعداد ترانزیستورها و مصرف توان پایین
سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 377
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
IAUFASA02_226
تاریخ نمایه سازی: 17 اسفند 1393
چکیده مقاله:
در اینمقاله سلول تمام جمع کننده ای با کارائی بالا و قابلیت کار با ولتاژهای پایین ارائه می شود و مدار پیشنهادی از نظر سرعت، توان مصرفی،نسبت به دیگر مدارات مطرح شده از موقعیت خوبی برخوردار خواهد بود. در این تحقیق با معرفی ومرور ویژگی ومعایب برخی ازسلول های تمام جمع کننده قبلی، سعی در ارائه سلول تمام جمع کننده ای با کارائی بالا و قابلیت کار با ولتاژهای پایین و فرکانس بالا در تکنولوژی CMOSداریم و نتایج شبیه سازی که توسط نرم افزارهایCosmosScope وHspiceبر پایه تکنولوژی 09 نانومتر، فرکانس،1GHZ در دمای اتاق، فرکانس کار یکسان و منابع تغذیه متفاوت است. شبیه سازی تمامی مدارها راانجام می دهیم تا تاخیر هر سلول، توان مصرفی و حاصل ضرب توان در تاخیرPDP رامحاسبه نماییم.هدف آن است که حتی الامکان طرح ارائه شده نسبت به دیگر مدارها از لحاظ سرعت و توان مصرفی برتری داشته باشد
کلیدواژه ها:
نویسندگان
مهدی شیرالی
دانشگاه آزاد اسلامی واحد بوشهر، گروه مهندسی برق و مخابرات، بوشهر، ایران
حسین حیاتی
دانشگاه خلیج فارس بوشهر، ، گروه علوم پایه ، بوشهر، ایران
بهروز قدیمی
دانشگاه آزاد اسلامی واحد بوشهر، گروه مهندسی برق و مخابرات، بوشهر، ایران
عباس زنگنه نژاد
دانشگاه آزاد اسلامی واحد بوشهر، گروه مهندسی برق و مخابرات، بوشهر، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :