پیاده سازی سیستم کنترل دینامیکی ولتاژ و فرکانس برای کاهش توان پردازنده

با توجه به کاربرد روز افزون پردازنده های نهفته و نقش آنها در زندگی امروزی، اهمیت بالا بردن کارایی این پردازنده ها برجسته شده است. با پیشرفت تکنولوژی و افزایش تعداد ترانزیستورها در واحد سطح، افزایش توان مصرفی از مهمترین محدودیتها برای این پردازنده ها بشمار می رود. یکی از جدیدترین روشهای کاهش توان مصرفی پردازنده ها، تکنیک مدیریت دینامیکی ولتاژ و فرکانس (DVFM) است. در این مقاله تکنیک جدیدی برای طراحی واحد کنترل دینامیکی فرکانس با بازه های زمانی وفقی برای کم کردن توان مصرفی یک پردازنده با معماری SPARC-v 8 ارائه شده است. نتایج نشان می دهد که بهینه سازی فوق مصرف توان پردازنده را به طور متوسط 50 % کاهش می دهد.

کلیدواژه ها:

کنترل دینامیکی ولتاژ ، کنترل دینامیکی فرکانس ، کاهش توان