آنالیز و شبیه سازی ترانزیستورهای SOI-MOSFET با نواحی سورس و درین الکتریکی برای بهبود آثار کوچک سازی کانال
محل انتشار: شانزدهمین کنفرانس مهندسی برق ایران
سال انتشار: 1387
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 4,947
فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE16_289
تاریخ نمایه سازی: 6 اسفند 1386
چکیده مقاله:
در این مقاله یک ترانزیستور میدان نوین در تکنولوژی سیلیسیم روی عایق آنالیز و شبیه سازی شده است. در این ترانزیستور از نواحی سورس و درین الکتریکی برای بهبود آثار کوچک سازی سول کانال استفاده شده است. با استفاده از یک شبیه ساز دو بعدی پارامترهای گوناگون این ترانزیستور از قبیل مشخصه خروجی، ولتاژ آستانه، میدان الکتریکی و دمای الکترون ها مورد بررسی و تجزیه و تحلیل قرار می گیرند. همچنینی مشخصات فوق با مشخصات یک ترانزیستور مشابه اما بدون نواحی سورس و درین الکتریکی مقایسه می گردند. نتایج شبیه سازی ها نشان می دهند که این ترانزیستورها می توانند نقش مهمی در جهت کاهش ابعاد ترانزیستورها و افزایش قابلیت اطمینان در آنها داشته باشند.
کلیدواژه ها:
نویسندگان
علی اصغر اروجی
دانشگاه سمنان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :