مبدل آنالوگ به دیجیتال 10 بیت با فرکانس نمونه برداری 200MS/S در پروسه 0.35µm CMOS

در این مقاله پیاده سازی یک مبدل آنالوگ به دیجیتال -10 بایت با فرکانس نمونه برداری 200MS/s با روش pipeline در پروسه 0/35µmCMOS’ ارائه شده است. مدارات لازم برای پیاده سازی مبدل شامل S/H ورودی، طبقه گین و OPAMP و مقایسه کننده طراحی شده است. مدار S/H ورودی ارائه شده بر اساس ساختار open-loop می باشد تا به سرعت مورد نظر برسیم و در OPAMP طراحی شده بر خلاف روش های متداول جهت رسیدن به گین DC لازم از فیدبک مثبت برای افزایش گین استفاده شده است تا مدارات اضافه شده برای افزایش گین پهنای باند را محدود نکند. مقایسه کننده طراحی شده جهت استفاده در sub-adc نیز به نحوی طراحی شده است که توان مصرفی کم داشته باشد و اثر kick back نویز آن نیز ناچیز باشد. بر اساس شبیه سازی های انجام شده مقدار SNDR و SFDR به دست آمده برای مبدل طراحی شده به ترتیب 55/7dB و 62dB می باشد و تعداد بایت موثر بیش از 9 بایت دارد. توان مصرفی مبدل با منبع تغذیه 3.3 ولت برابر 120mW است و مساحت اشغالی آن نیز µm800 × µm650 می باشد.

کلیدواژه ها:

مبدل آنالوگ به دیجیتال ، pipeline ، مدار S/H ، OPAMP و مقایسه کننده