پیاده سازی تابع چکیده سازKECCAK برروی FPGA با سرعت بالا و توان پایین

ازتوابع چکیده ساز بطور گسترده ای درکاربردهای رمزنگاری مانند امضای دیجیتال امنیت پروتکلهای اینترنتی الگوریتم های تولید اعدادتصادفی و مکانیزمهای ذخیره رمزعبور استفاده می شود دراین مقاله روشهای مختلف برای بهبود سرعت مدار اعمال می شود و همچنین این معماری های مختلف بصورت کد VHDL و برروی FPGA های مختلف پیاده می شود و از نظر توان مصرفی با هم مقایسه می شوند همانطوری که توضیح داده خواهد شد روش بازشده بیشترین گذردهی و کمترین میزان توان مصرفی را خواهد داشت.

کلیدواژه ها:

کدVHDL ، تابع تکرار ، FPGA KECCAK