A 10-Bit 100-MSample/s Pipelined Analog-to-Digital Converter Using Digital Calibration Technique
محل انتشار: نوزدهمین کنفرانس مهندسی برق ایران
سال انتشار: 1390
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 1,567
فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEE19_476
تاریخ نمایه سازی: 14 مرداد 1391
چکیده مقاله:
This paper presents a 10-bit 100-Msample/s pipelined analog-to-digital converter (ADC) using the foreground mode of calibration technique proposed in [1]. This technique can overcome the capacitors mismatch, gain error, and amplifier nonlinearities. Simulation results show that the ADC achieves a peak signal-to-noise-and-distortion ratio (SNDR) of 64 dB, a peak spurious-free dynamic range (SFDR) of 74 dB, a differential nonlinearity (DNL) of 0.12 least significant bit (LSB) and a integral nonlinearity (INL) of 0.3 LSB for a sinusoidal input signal with 30 MHz frequency. The ADC core (without calibration circuitry) consumes 27mW power from a 1V supply voltage in a 90-nm CMOS technology
کلیدواژه ها:
نویسندگان
Tohid Moosazadeh
IC Design Laboratory, Department of Electrical Engineering, Amirkabir University of Technology
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :