طراحی و بهینه سازی مدارهای منطقی ترکیبی با استفاده از الگوریتم رقابت استعماری گسسته
محل انتشار: سومین کنفرانس مهندسی برق و الکترونیک ایران
سال انتشار: 1390
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,131
فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEEE03_260
تاریخ نمایه سازی: 18 مهر 1390
چکیده مقاله:
از پارامترهای مههم در طراحی مدارهای منطقی ترکیبی کاهش تعداد گیت و همچنین ترانزیستور های بکارگرفته در ساخت مدار می باشد سخت افزار قابل تکامل 1 EHW تکنیکی جهت طراحی اتوماتیک مدارها معرفی می نماید که در آن پیکربندی مدار با استفاده از الگوریتم های تکاملی انجام می شود دراین مقاله ابتدا اشاره ای به تکنیکهای طراحی مدارها می نماییم سپس روشی جدید برای کمینه کردن تعدادگیت ها و ترانزیستورها ی مصرفی آنها با استفاده از الگوریتم رقابت استعماری ICA : Imperialistic Competitive Algorithm معرفی می نماییم در نهایت نتایج این روش با روشهای دیگر مقایسه شده است و ملاحظه می شود که با این روش همراه با کاهش تعداد گیتها تعداد ترانزیستور بکاررفته در ساخت یک تابع نیز کاهش قابل ملاحظه ای می یابد.
کلیدواژه ها:
نویسندگان
مهدی انجم شعاع
دانشگاه آزاد اسلامی بوشهر
علی خیاط زاده ماهانی
دانشگاه شهید باهنر کرمان
مصطفی اسماعیل بیگ
دانشگاه آزاد اسلامی بوشهر
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :