پیاده سازی تجزیه QRD بر روی FPGA در کاربرد پردازش وفقی زمانی_مکانیSTAP

شرایط STAP پردازش را برای رادارهابه جایی رسانده است که پیاده سازی آن برروی CPU ها دیگرگزینه مناسبی نخواهد بود علاوه براین الگوریتم بسیار تکرارشونده آن نیاز به دقت دارد که دستیاب یبه آن با استفاده ازپیاده سازی های ممیزثابت معمولی برروی FPGA ها دشوار و ناکارامد خواهد بود بخشی ازالگوریتم که بیشترین بارمحاسباتی را دارد تجزیه QR است که درسیستم معادلات غیرمربعی با سایزبسیاربالا کاربرد دارد این مقاله به معرفی این روش پرداخته ونحوه پیاده سازی آن را برروی FPGA هاای ممیز شناور نشان میدهد برای QRD الگوریتم گرام - اشمیت اصلاح شده به کاررفته است که درصورت پیاده سازی برروی FPGA دقت را افزایش داده و تاخیر را حداقل می سازد درپیاده سازی ازقطعه Stratix شرکت Altera استفاده شده ومنابع مصرفی بازدهی Fmax و تاخیر برای آن گزارش شده است

کلیدواژه ها:

تجزیه qr ، الگوریتم گرام - اشمیت ، STAP