ارائه ی یک مدل و الگوریتم برای آرایه های دروازه ای برنامه پذیرسه بعدی باهدف مدل سازی و کاهش میزان خطاهای تک رویدادی
محل انتشار: پنجمین کنفرانس ملی مهندسی برق و الکترونیک ایران
سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 631
فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEEE05_555
تاریخ نمایه سازی: 3 آذر 1392
چکیده مقاله:
امروزه یکی ازنگرانیهای مهمی که درزمینه ی ارایه های دروازه ای برنامه پذیربه ویژه ارایه های دروازه ای برنامه پذیرمبتنی برSRAM وجود دارد بروز خطاهای تک رویدادی است یک شیوه برای کاهش این خطاهای تک رویدادی بهره گیری ازارایه های دروازه ای برنامه پذیرسه بعدی است درمرجع 1 روشی برای مدلاسیون ارزیابی و کاهش خطاهای تک رویدادی مطرح گردیده است نتایج ازمایشها نشان میدهد که معیارخطاهای تک رویدادی درارایه های دروازه ای برنامه پذیرسه بعدی چهارلایه درمقایسه با ارایه های دروازه ای برنامه پذیر دوبعدی 65درصد کاهش داشته است دراین مقاله خواهیم دید که برای ارایه های دروازه ای برنامه پذیرسه بعدی شش لایه این مقدار 73درصد کاهش خواهدداشت ازطرفی خواهیم دید که با استفاده مناسب ازمدل بهینه ی چینش لایه های ارایه های دروازه ای برنامه پذیرسه بعدی میتوان میزان خطاهای تک رویدادی درارایه های دروازه ای برنامه پذیرسهبعدی را تا28درصد بهبود بخشید همچنین دراین مقاله باتوجه به اهمیت بسیارزیادطول Viaهای عبوری ازمیان سیلیکون درمیزان تاخیرارایه های دروازه ای برنامه پذیرسه بعدی سعی شده است که مصالحه ای بین مجموع طول Viaهای عبوری ازمیان سیلیکون و میزان خطاهای تک رویدادی ایجادکنیم
کلیدواژه ها:
نویسندگان
منا ناصحی اسگوئی
دانشگاه پیام نوراهواز
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :