طراحی و پیاده سازی سخت افزاری ضرب کننده استاندارد و کوتاه شده 16x16 بیت در قطعه FPGA Virtex-6
محل انتشار: ششمین کنفرانس مهندسی برق و الکترونیک ایران
سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 951
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEEE06_274
تاریخ نمایه سازی: 1 مهر 1394
چکیده مقاله:
ما در این مقاله یک ضرب کننده استاندارد و کوتاه شده 16x16 بیت را با زبان توصیف سخت افزاری سرعت بالا (VHDL) بر روی آرایه گیت قابل برنامه ریزی (FPGA) پیاده سازی می کنیم. از ضرب کننده ها در برنامه های کاربردی نظیر پردازش سیگنال دیجیتال (DSP)، پردازش تصویر، پاسخ ضربه متناهی (FIR)، بسیار استفاده می شود. هزینه توسعه برای کاربردهای مدارات مجتمع خاص (ASIC) ها بالا است. قبل از پیاده سازی باید الگوریتم تأیید شده و بهینه سازی شود. FPGA نسبت به ASIC ها دارای سرعت سخت افزاری و قابل انعطاف پذیر بودن می باشد. در این تحقیق ما به کاهش قابل توجه در تأخیر و مساحت دست یافتیم. ضرب کوتاه شده نسبت به ضرب استاندارد فضای کمتری نیاز دارد. در نتیجه تأخیر کمتر می شود. در این مقاله ما ضرب کننده استاندارد و کوتاه شده 16x16 بیت را در قطعه FPGA Virtex-6 شبیه سازی کردیم و آن را با نرم افزار Xilinx ISE 14.2 سنتز کردیم.
کلیدواژه ها:
زبان توصیف سخت افزاری سرعت بالا (VHDL) ، ضرب کوتاه شده ، آرایه گیت قابل برنامه ریزی (FPGA) ، پردازش سیگنال دیجیتال (DSP) Virtex-6
نویسندگان
رضا شعیبی
دانشجوی کارشناسی ارشد الکترونیک واحد علوم و تحقیقات خراسان رضوی
سیدرضا طالبیان
عضو هیئت علمی استادیار گروه برق دانشگاه بین المللی امام رضا
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :