معرفی و مقایسه ی ساختارهای جدید جمع کننده و بررسی عملکرد آنها در عملیات جمع چندبیتی

سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 841

فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICEEE06_295

تاریخ نمایه سازی: 1 مهر 1394

چکیده مقاله:

در این مقاله ضمن معرفی و مقایسه ی ساختارهای متفاوت تمام جمع کننده ی تک بیتی از نظر تأخیر انتشار و توان مصرفی و سپس معرفی برترین ساختار از نظر مقدار PDP، بررسی تأثیر افزایش بیت بر ثبات داشتن این برتری و نیز چگونگی ایجاد تغییر در رفتار وعملکرد آنها پرداخته شده است. نتایج شبیه سازی توسط نرم افزار HSpice بیان می کند که برای تمام جمع کننده های تک بیتی، ساختار SRCPL با مقدار PDP برابر با 4.3809، ساختار مناسب برای تمام جمع کننده های تک بیتی می باشد. همچنین نتایج شبیه سازی نشان می دهند که برای عملیات جمع چند بیتی بسته به اینکه تعداد بیت چند است، چه ساختاری از نظر عملکرد مناسب می باشد. طبق نتایج، برای عملیات جمع 4 بیتی ساختار 14T و در نهایت برای عملیات جمع 128 بیتی ساختار DPL مناسب می باشد.

کلیدواژه ها:

جمع کننده تک بیتی ، جمع کننده چند بیتی ، تأخیر انتشار ، توان مصرفی

نویسندگان

میلاد جلالیان عباسی مراد

دانشجوی کارشناسی ارشد مهندسی برق الکترونیک، دانشگاه امام رضا (ع)

ابراهیم پاک نیت

دانشجوی کارشناسی ارشد مهندسی برق الکترونیک، دانشگاه امام رضا (ع)

سیدرضا طالبیان

عضو هیئت علمی دانشگاه بین المللی امام رضا (ع)

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Omid Kavehei, Mostafa Rahimi Azghadi, Keivan Navi, Amir-Pasha Mirbaha, "Design ...
  • Sumeer Goel, Ashok Kumar, Magdy A. Bayoumi, "Design of Robust, ...
  • Chip-Hong Chang, Jiangmin Gu, Mingyan Zhang, _ Review of 0.18-um ...
  • Mingvan Zhang, Jiangmin Gu, Chip-Hong Chang, _ Novel Hybrid Pass ...
  • Makoto Suzuki, Norio Ohkubo, Toshinobu Shinbo, Toshiaki Yamanaka, _ 1.5-ns ...
  • Reto Zimmermann, Wolfgang Fichtner, "Low-Power Logic Styles: CMOS Versus Pass-Transistor ...
  • Jian-Fei Jiang, Zhi-Gang Mao, Wei-Feng He, Qin Wang, _ Full ...
  • Agarwal Sundeepkumar, V. k. Pavankumar, R. Yokesh, "Energy - Efficient, ...
  • Maroju SaiKumar, Dr. P. Samundiswary, "Design and Performance Analysis of ...
  • نمایش کامل مراجع