بهینه سازی عملکرد ترانزیستور JLT با استفاده از منطق فازی

هدف اصلی در این پروژه شبیه سازی ترانزیستور اثر میدان junctionless تک گیت و بهینه سازی آن می باشد. junctionless یا به اختصار (JLT) شامل لایه های نیمه هادی و یک گیت دی الکتریکی می باشد که روی لایه های نیمه هادی شکل یافته است. گیت رسانا بر روی گیت دی الکتریک تشکیل شده و محدوده ناحیه فعال در لایه نیمه هادی زیر گیت دی الکتریکی قرار دارد. در این پروژه سعی بر بهینه سازی عرض کانال و ولتاژ کاری این نوع ترانزیستور توسط تکنیک منطق فازی شده است.

کلیدواژه ها:

، junctionless ، منطق فازی ، عرض کانال ترانزیستور