طراحی مدارهای جمع کننده ی تک بیتی هایبرید برای کاربردهای توان پایین
محل انتشار: کنفرانس بین المللی مهندسی برق
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 834
فایل این مقاله در 10 صفحه با فرمت PDF و WORD قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICELE01_131
تاریخ نمایه سازی: 21 شهریور 1395
چکیده مقاله:
دراین مقاله 5 نوع جمع کننده تک بیتی هایبریدی برای کاربردهای توان پایین در تکنولوژی 90 نانومتر مورد تحلیل و بررسی قرار گرفته است. این مدار ها از لحاظ توان مصرفی، تاخیر انتشار، مخاطره و حاصل ضرب توان تاخیر مورد بررسی قرار گرفته اند. بهترین طرح در این مدارها توان 1.87 میکرو وات مصرف می کند و دارای تاخیر 280 پیکو ثانیه و PDP 0.52 را دارد. این پنج طرح جزء کم مصرف ترین و سریع ترین جمع کننده ها هستند که چهار طرح پیشنهادی تاکنون ثبت نشده است. این مدارها با استفاده از نرم افزارHSPICE شبیه سازی شده اند.
کلیدواژه ها:
نویسندگان
علیرضا نویدی
دانشجو مقطع کارشناسی ارشد، دانشگاه آزاد اسلامی، واحد تهران مرکزی، دپارتمان مهندسی برق
علیرضا حسن زاده
استادیار دانشگاه شهید بهشتی، دانشکده برق و کامپیوتر
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :