طراحی مدارهای جمع کننده ی تک بیتی هایبرید برای کاربردهای توان پایین

سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 834

فایل این مقاله در 10 صفحه با فرمت PDF و WORD قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICELE01_131

تاریخ نمایه سازی: 21 شهریور 1395

چکیده مقاله:

دراین مقاله 5 نوع جمع کننده تک بیتی هایبریدی برای کاربردهای توان پایین در تکنولوژی 90 نانومتر مورد تحلیل و بررسی قرار گرفته است. این مدار ها از لحاظ توان مصرفی، تاخیر انتشار، مخاطره و حاصل ضرب توان تاخیر مورد بررسی قرار گرفته اند. بهترین طرح در این مدارها توان 1.87 میکرو وات مصرف می کند و دارای تاخیر 280 پیکو ثانیه و PDP 0.52 را دارد. این پنج طرح جزء کم مصرف ترین و سریع ترین جمع کننده ها هستند که چهار طرح پیشنهادی تاکنون ثبت نشده است. این مدارها با استفاده از نرم افزارHSPICE شبیه سازی شده اند.

نویسندگان

علیرضا نویدی

دانشجو مقطع کارشناسی ارشد، دانشگاه آزاد اسلامی، واحد تهران مرکزی، دپارتمان مهندسی برق

علیرضا حسن زاده

استادیار دانشگاه شهید بهشتی، دانشکده برق و کامپیوتر

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • C.-K. Tung, Y.-C. Hung, S.-H. Shieh, and G.-S. Huang, _ ...
  • S. Goel, A. Kumar, and M. A. Bayoumi, "Design of ...
  • N. H. E. Weste, D. Harris, and A. Banerjee, CMOS ...
  • J. M. Rabaey, A. Chandrakasan, and B. Nikolic, Digital Integrated ...
  • D. Radhakri shnan, "Low-voltage low-power CMOS full adder, " IEE ...
  • R. Zimmerman and W. Fichtner, "Low-power logic styles: CMOS versus ...
  • A. Singh, B. Prasad, and S. Maity, "Design and Comparison ...
  • review of 0.18-um full adder performances for A:ه 8.C. H. ...
  • A. M. Shams, T. K. Darwish, and M. A. Bayoumi, ...
  • M. L. Aranda, R. Baez, and O. G. Diaz, "Hybrid ...
  • M. Vesterbacka, _ 14-transistor CMOS full adder with full voltageswing ...
  • novel hybrid pass logic with static CMOS output A:ه 12.M. ...
  • P. Bhattacharyy a, B. Kundu, S. Ghosh, V. Kumar and ...
  • S. Wairya, G. Singh, R. K. Nagaria, and S. Tiwari, ...
  • S. Goel, M. Elgamel, and M. A. Bayoumi, "Novel design ...
  • J.-M. Wang, S.-C. Fang, and W.-S. Feng, ":New efficient designs ...
  • نمایش کامل مراجع