کاهش اتلاف توان و بهبود مشخصه انتقالی در مدار وارونگرCMOS با استفاده از تکنیک های متفاوت اندازه ترانزیستور در مقیاس های نانو و غیر نانوو کاهش ولتاژ منبع تغذیه

سال انتشار: 1391
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 997

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICNE01_146

تاریخ نمایه سازی: 10 اردیبهشت 1392

چکیده مقاله:

امروزه ناحیه تمرکز اصلی در صنعتVLSIاتلاف توان و مصرف توان تراشه میباشد فناوری اکسید – فلز – نیمه هادی های مکمل یاCMOSیک فناوری برجسته در صنعت جهانی مدارهای مجتمعIC است و به عنوان محصولاتی با اتلاف توان کم و چگالی زیاد و وسیله سوییچ کنندگی نسبتا ایده آل شناخته شده است . این ویژگی سبب شده که این مدارها دارای محاسن متمایزی نسبت به دیگر فناوری ها همچونGaAs و nMOS باشند . هم اکنون صنعت به سوی نانوتکنولوژی درحال حرکت است.این مقاله منابع اصلی اتلاف توان دینامیکی و مشخصه انتقالی را مورد تجدید قرار میدهد و برای حل این مشکل از تکنیکهای متفاوت اندازه ترانزیستوردر مقیاس نانو و کاهش من بع تغذیه بهره گرفته است

کلیدواژه ها:

توان دینامیکی ، مدار وارونگرCMOSمشخصه انتقالی ولتاژ VTCمقیاس های نانو و غیر نانو ، نرم افزار hspice

نویسندگان

فروغ فلاحی

دانشجوی کارشناسی ارشد مهندسی برق – الکترونیک دانشگاه آزاد اسلامی وا

محمود آل شمس

عضو هیات علمی دانشگاه آزاد اسلامی واحد فسا

عباس کمالی

عضو هیات علمی دانشگاه آزاد اسلامی واحد فسا

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • فر شا د، فتحی، محمو 5 _ _ طر ا ...
  • د ا نشگا ه آ ز ا د ا سلامی ...
  • c.sharma., "dynamic power dissipation and reduction by reducind transistor sizing ...
  • B.Pontikakis andM. Nekili, _ New Area-Power Efficient Split- [5] _ ...
  • Morocco, Oct. 29-3 1, 2001. ...
  • نمایش کامل مراجع