طراحی خودکار مدارات مجتمع آنالوگ CMOS با استفاده از مدل تکامل یادگیر

سال انتشار: 1391
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 824

فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICS11_033

تاریخ نمایه سازی: 14 مهر 1392

چکیده مقاله:

در این مقاله یک روش جدید مبتنی بر شبیه سازی برای طراحی خودکار مدارات مجتمع آنالوگ CMOS ارائه شده است. در راهکارهای مبتنی بر شبیه سازی، بیشتر زمان طراحی صرف شبیه سازی مدارهای طراحی شده در محیط شبیه ساز مدار می شود. در این روش از مدل تکامل یادگیر برای بهینه سازی مشخصه های کارایی مدار استفاده شده است. مدل تکامل یادگیر یک الگوریتم یادگیری مانند درخت تصمیم را برای تمایز بین ناحیه های امید بخش و غیر امید بخش فضای جستجو بکار می برد. الگوریتم یادگیری علاوه بر تجربه افراد نسل جاری، از تجارب افراد نسلهای گذشته نیز استفاده می کند. بنابراین با کشف جهت درست تکامل، موجب جهش های عمده در برازندگی افراد می شود. همین امر منجر به کاهش چشمگیر تعداد شبیه سازی مدارها در فرآیند طراحی و بنابراین زمان کل طراحی می شود. در روش پیشنهادی برای دستیابی به دقت قابل قبول،از محیط شبیه سازی مدار SPICE 0 و مدل سطح 49 در تکنولوژی0/18 میکرومتر برای شبیه سازی و ارزیابی مدارهای طراحی شده استفاده شده است. برای تایید کارایی روش ارائه شده، مدار تقویت کننده عملیاتی دو طبقه با استفاده از روش پیشنهادی طراحی شده است. نتایج بدست آمده، کارایی این روش را نسبت به روش الگوریتم استراتژی تکاملی نشان می دهد

نویسندگان

بهزاد مرادی

دانشگاه صنعتی کرمانشاه

عبدالرضا میرزایی

دانشگاه صنعتی اصفهان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • M. Barros, J. Guilherme, N. Horta, "Analog circuits optimization based ...
  • F. El-Turky, E. Perry, "BLADES: an artificial intelligence approach to ...
  • _ _ design tool for analog CMOS circuits", IEEE Trans. ...
  • R. Harjani, R. Rutenbar, I.R. Carley, "OASYS: a framework for ...
  • C. Leme, N.C. Horta, J.E. Franca, A. Yufera, A. Rueda, ...
  • IEEE /Midwest Symposium on Circuits and Systems, pp. 403- 406, ...
  • _ _ _ _ _ ACM/IEEE International Conference on C ...
  • N.C. Horta, J.E. Franca, C.A. Leme, "Framework for architectue ...
  • Symposium on Circuits and Systems, pp. 1789-1792, June 1991. ...
  • _ _ _ of integrated circuits", IEEE Trans. Comput. Aided. ...
  • A. Torralba, J. Chavez, L.G. Franquelo, "FASY: a fuzzy-logic based ...
  • R. Phelps, M. Krasnicki, R. Rutenbar, L.R. Carley, J. Hellums, ...
  • _ _ _ _ _ analog cells", in: Proceedings of ...
  • _ _ _ _ _ _ ACM/IEEE Design Automation Conference ...
  • H.Y. Koh, C.H. Sequin, P.R. Gray, "OPASYN: a compiler for ...
  • J.P. Harvey, M.I. Elmasry, B. Leung, "ST AIC: an interactive ...
  • P.C. Maulik, L.R. Carley, "Automating analog circuit design using constrained ...
  • _ _ _ Comput. Aided. Des. Vol. 15, No. 3, ...
  • M. Dolatshahi, O. Hashemipour, K. Navi, "A new systematic design ...
  • RYSZARD S. MICHALSKI, "LEARNABLE EVOLJTION MODEL: Evolutionary Processes Guided by ...
  • نمایش کامل مراجع