پیاده سازی و طراحی معماری سخت افزاری برای آشکارسازی گوشه به روش هریس و سنتز آن

امروزه علم پردازش تصویر و ویدئو و تکنیک های آن در عرصه های مختلفی از عرصه های فنی گرفته تا اجتماعی کاردبردهای ویژه ای پیدا کرده است. حجم داده های تصویر و ویدئو بالا بوده و به تبع آن حجم عملیات محاسباتی نیز معمولا زیاد است. بنابراین سرعت پردازش اطلاعات یک تصویر همیشه به عنوان یک پارامتر مهم در طراحی سیستم های پردازش تصویر مد نظر بوده است. از این رو استفاده از تکنولوژی ها و معماری های سخت افزاری و مخصوصا استفاده از FPGA ها در پیاده سازی الگوریتم های پردازش تصویراجتناب ناپذیر می باشد.گوشه یابی، از جمله یکی از الگوریتمهای مهم پردازشی در کاربردهایی مثل ردیابی و تطبیق ویژگی و بینایی استریو می باشد. در این مقاله یک معماری سخت افزاری جدید برای گوشه یابی هریس ( Harris ) معرفی شده و طراحی گام به گام و پیاده سازی سخت افزاری و سنتز الگوریتم گوشه یابی تشریح می شود. به منظور نشان دادن عملکرد الگوریتم ارائه شده نتایج پیاده سازی سخت افزاری با نتایج شبیه سازی نرم افزاری در محیط متلب مقایسه شده اند

کلیدواژه ها:

پیاده سازی و سنتز سخت افزاری ، طراحی معماری سخت افزاری ، فیلتر گوسی ، گوشه یاب هریس