طراحی یک مدار مقایسه کننده دینامیکی ولتاژ پایین و سرعت بالا مد ولتاژ

در این مقاله، یک مقایسه کننده دینامیکی ولتاژ پایین و سرعت بالا پیشنهاد شده است. این مقایسه کننده از سه طبقه تشکیل شده است. مدار پیشنهاد شده با افزایش طبقات به منظور افزایش سرعت، با تقویت بیشتر سیگنال ورودی و در نتیجه افزایش بیشتر اختلاف ولتاژ سیگنال های خروجی در طبقه دوم، سرعت عملکرد (تاخیر) مقایسه کننده در ولتاژ تغذیه پایین بهبود می دهد. همچنین با بایاس کردن ترانزیستورها در ناحیه زیرآستانه، توان مصرفی مقایسه کننده پایین می باشد. طبق نتایج شبیه سازی HSPICE برای مدار پیشنهاد شده به صورت گیت درایو، با تکنولوژی 0.18µm TSMC، منبع تغذیه 0.9v و فرکانس کلاک 500MHz، مدار پیشنهاد شده دارای توان مصرفی 30.3µw می باشد. طبق تحلیل گذرای مدار، بر اساس نتایج بدست آمده، تاخیر مدار مقایسه کننده دینامیک گیت درایو پیشنهاد شده 0.23ns می باشد. در حالی که اگر مدار به صورت بالک-درایو طراحی گردد یعنی سیگنال ورودی به بدنه ترانزیستورهای ورودی مدار پیشنهاد شده اعمال شود، توان مصرفی مدار پیشنهاد شده تا 10.5µw کاهش می یابد و تاخیر تا مقدار 0.5ns افزایش می یابد.

کلیدواژه ها:

مقایسه کننده ، بایاس بدنه ، ناحیه زیرآستانه ، مبدل آنالوگ به دیجیتال