طراحي و پياده سازي سخت افزاري رمزگذاري و رمزگشايي AES با طرح خط لوله فيدبك دار  Fulltext 

[ مهدي عطائي نائيني ] - دانشگاه صنعتي اصفهان
[ ياسر افتخاري روزبهاني ] - دانشگاه صنعتي اصفهان
[ حسين سعيدي ] - دانشگاه صنعتي اصفهان
[ مهدي برنجكوب ] - دانشگاه صنعتي اصفهان

خلاصه مقاله:

هدف مقاله ارائه پياده سازي سخت افزاري رمزگذار و رمزگشاي AES بر روي FPGA بهصورت كارآمد است. در اين راستا بر اساس الگوريتم AES چند معماري مختلف براي پياده سازي سخت فازاري طراحي گرديد ه است كه دو طرح آن براي رمزگذار و رمزگشاي AES با طول كليد 128 بيت پياده سازي شده اند. هر دور در اين الگوريتم شامل چهار بخش است كه هر بخش به صورت يك واحد مجزا درچند نمونه طراحي شده است . پس از بررسي جزئيات پياده سازي هر زير واحد در اين الگوريتم ، نتايج پياده سازي هاي نهايي اين دو طرح آورده شده است و با برخي از نتايج گزارش شده مقايسه گرديده است .در اين مقايسه نسبت نرخ داده به سخت افزار مصرف شده داراي بهبود چشمگيري تاحد دو برابر نسبت به سايرين بوده است.

AES ، پياده سازي ، جعبه جانشيني ، تركيب ستون ها، رمز