طراحی مدار نمونه بردار و نگهدار دو خازنی تمام تفاضلی 20MS/s توان پایین با بیش از 11 بیت دقت درتکنولوژی 0.180.18μm CMOS
محل انتشار: چهاردهمین کنفرانس دانشجویی مهندسی برق کشور
سال انتشار: 1390
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 3,173
فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE14_049
تاریخ نمایه سازی: 31 مرداد 1390
چکیده مقاله:
دراین مقاله طراحی یک تقویت کننده ی نمونه بردار و نگهداربا نرخ نمونه برداری 20MS/S و دقت بیش از 11 بیت در تمامی گوشه های PVT ارائه می شود انتخاب توپولوژی مناسب برای OTA بایاس مدار جبران سازی و مدار CMFB به تفصیل شرح داده می شوند برای داشتن سرعت بالا و بهره مناسب از ساختار Folded Cascode دو طبقه برای OTA استفاده شدها ست در گوشه TT و دمای 27 درجه پهنای باند حلقه باز OTA برابر 156MHz و حد فاز 79 درجه است سوئیچینگ خروجی مدار S&H بصورت تفاضلی 1.8 Vp-p بوده جریان مصرفی مدار 1.67mA و SNR نهایی 74.32dB می باشد.
کلیدواژه ها:
نویسندگان
مریم قرایی جمعه یی
دانشگاه تهران گروه مهندسی برق الکترونیک و کامپیوتر
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :