استفاده از روش جایابی آگاه از دما برای توزیع دمایی FPGA

سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 766

فایل این مقاله در 17 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

MAARS01_318

تاریخ نمایه سازی: 16 اسفند 1394

چکیده مقاله:

در سال های اخیر آرایه های منطقی برنامه پذیر میدانی به توجه به قابلیت باز پیکربندی آنها در پیاده سازی سیستم های رقمی کاربرد وسیعی دارند. قابلیت باز پیکربندی باعث افزایش مساحت تراشه و در نهایت باعث افزایش تبخیر و توان مصرفی نسبت به مدارهای مجتمع با کاربرد خاص شده است. یکی از راه های کاهش تأخیر در مدارات رویکرد به سمت تکنولوژی سه بعدی است. در تکنولوژی سه بعدی مدار در چند لایه گچ قرار می گیرد و این باعث می شود که از تاخیر، طول سیم، توان مصرفی و مساحت تراشه کاسته شود. با توجه به اینکه در مدارات سه بعدی مساحت تراشه کاهش پیدا می کند در نتیجه چگالی توان در سطح تراشه افزایش پیدا می کند، افزایش چگالی توان منجر به ایجاد نقاط داغ در سطح تراشه می شود. افزایش حرارت باعث کاهش کارایی و طول عمر تلاش می شود. روش های مختلفی از جمله روش هایی که در مرحله بسته بندی تراشه به کار می رود، روش مدیریت حرارت به صورت پویا و روش هایی که در مرحله طراحی جهت کنترل حرارت به کار می رود وجود دارد. روش پیشنهادی به صورت روش جایابی از دماغ عنوان می گردد که در این روش از قرار گرفتن بلوک های منطقی داغ در نزدیکی یکدیگر هم در راستای افق و هم در راستای عمودی اجتناب می شود. و در نتیجه منجر به توزیع دما می گردد و دمای کل تراشه توان مصرفی کاهش می یابد.

کلیدواژه ها:

آرایه های منطقی برنامه پذیر میدانی ، توان مصرفی ، توزیع دمایی ، روش جایابی آگاه از دما

نویسندگان

فاطمه صفاری

دانشجوی کارشناسی ارشد معماری کامپیوتر ، دانشگاه آزاد کرمان

علیرضا زیرک

عضو هیات علمی پژوهشگاه علوم و فنون هسته ای

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • X. Li, H. Yang, and H. Zhong, "Use of VPR ...
  • A. El Gamal, J. Greene, J. Reyneri, E. Rogoyski, K. ...
  • "An architecture for electrically configurable gate arrays, " Solid-State Circuits, ...
  • V. G. Gudise and G. K. Ve n ayagamoorthy _ ...
  • S. J. Lee and K. Raahemifar, "FPGA placement optimization methodology ...
  • D. Brooks and M. Martonosi, "Dynamic thermal management for hi ...
  • K. Bazargan and S. Sapatnekar, "Physical Design for Three -Dimensionl ...
  • C. C .Liu, I. Ganus ov, M.Burts cher, andS. Tiwari, ...
  • W. R. Davis, J. Wilson, S. Mick, J. Xu, H. ...
  • A. Topol, D. Tulipe, L. Shi, D. Frank , K. ...
  • K. Takahashi, Y. Taguchi, M. Tomisaka, H. Yonemura, M. Hoshino, ...
  • I. Kuon, R. Tessier, and J. Rose, "FPGA architecture Survey ...
  • D. Chen, J. Cong, and P. Pan, "FPGA design automation: ...
  • I. Kuon and J. Rose, "Measuring the gap between FPGAs ...
  • J. Anderson and F. Najm, "Interconnec capacitance estimation for FPGAs, ...
  • M. Lin, A. El Gamal , Y. Lu, and S. ...
  • M. Lin and A. E Gamal, "A routing fabric for ...
  • mi croprocessos _ _ _ 2010, p. 0171. ...
  • نمایش کامل مراجع