طراحی و بهبود جمع کننده گزینش رقم نقلی ( CSLA ) با توان و فضای بهینهLow-Power And Area Efficient Carry Select Adder
محل انتشار: همایش منطقه ای برق و کامپیوتر
سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,329
فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
MARAGHEH01_041
تاریخ نمایه سازی: 24 اردیبهشت 1393
چکیده مقاله:
جمع کنند ها از پرکاربردترین اجزای دیجیتال در طراحی مدارهای کامل دیجیتال می باشند، به واسطه ی رشد سریع صنعت سیار نه تنها نیازمند واحدهای محاسباتی پرسرعت هستیم، بلکه نیاز به واحدهای محاسباتی با فضای کمتر و توان مصرفی پایین وجود دارد. جمع کننده ی گزینش رقم نقلی (CSLA) یکی از پرسرعت ترین جمع کننده هایی است که در سیستم های محاسباتی به منظور انجام سریع عملیات محاسبات استفاده می شود. با این وجود CSLA های معمولی به دلیل ساختار دوتایی جمع کننده ی متناوب RCA، فضا و حجم زیادی مصرف می کنند. در این مقاله با جایگزین کردن یکی از RCA ها با مبدل کد BEC و یا DLatch می توان مزایای سه گانه فضا، زمان و توان مصرفی را بهبود بخشیده و با تحلیل نتایج نشان خواهیم داد که ساختارهای بهبود یافته خیلی کارآمدتر و موثرتر از CSLA معمولی می باشند.
کلیدواژه ها:
نویسندگان
محمد علی سلیمانی
دانشجوی کارشناسی ارشد دانشگاه بین المللی امام رضا(ع) ، مشهد، ایران
مونا حامدیان
دانشجوی کارشناسی ارشد دانشگاه بین المللی امام رضا(ع)، مشهد، ایران
سید رضا طالبیان
دانشکده برق و کامپیوتر دانشگاه بین المللی امام رضا(ع)، مشهد، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :