شبیه سازی گیت or با استفاده از نانو ترانزیستورها در منطق دومینو High Speed
محل انتشار: اولین همایش ملی فناوری نانو
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 468
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NANOQODS01_055
تاریخ نمایه سازی: 18 تیر 1396
چکیده مقاله:
منطق دومینو بطور گسترده در بسیاری از کاربردها با کارایی بالا مورد استفاد قرار می گیرد. به دلیل آنکه تکنولوژی در حال کوچکتر شدن است، از یک طرف منبع ولتاژ جهت رسیدن به توان کم و از طرف دیگر ولتاژ آستانه برای رسیدن به کارایی بالا بایستی کاهش یابند. با توجه به اینکه امروزه تمرکز اصلی در صنعت VLSIبر روی کاهش اتلاف توان و افزایش سرعت تراشه می باشد، لذا دستیابی به اهداف فوق مستلزم بکارگیری ترانزیستورها در ابعاد نانو می باشد. به منظور بررسی تاثیر کاهش ابعاد ترانزیستورها بر روی گیتهای منطقی، در این مقاله با استفاده از نانو ترانزیستورها، یک گیت or که در منطق دومینو Speed High طراحی میشود را در چهار تکنولوژی 90 ،65 ،45 و 32 نانومتر و ولتاژ تغذیه 1 ولت، شبیه سازی و با یکدیگر مقایسه کرده ایم. بهبود حدود 67 %پارامتر PDP در هنگام استفاده از ترانزیستورهای با ابعاد کوچکتر از نتایج شبیه سازی می باشد.
کلیدواژه ها:
نویسندگان
حسین منوچهرپور
گروه برق والکترونیک، واحد شهرقدس، دانشگاه آزاد اسلامی، تهران، ایران
مهدی زارع
گروه برق والکترونیک، واحد شهرقدس، دانشگاه آزاد اسلامی، تهران، ایران
محسن معدنی
گروه برق والکترونیک، واحد شهرقدس، دانشگاه آزاد اسلامی، تهران، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :