معرفی و ارزیابی توپولوژی های شبکه روی تراشه

سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,794

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

NCCEB01_120

تاریخ نمایه سازی: 18 خرداد 1393

چکیده مقاله:

سیستم بر روی تراشه (SOC)تراشه کوچکی است شامل اجزای مختلفی از قبیل پردازنده، حافظه و مدارات منطقی که برای فراهم کردن ارتباط بین این اجزا، شبکه روی تراشه (NOC) مورد نیاز است. در این مقاله متداول ترین توپولوژی ها به همراه نقاط قوت و محدودیت هایشان مورد ارزیابی قرار گرفته اند. سپس یک الگوریتم اختصاصی به نامACP برای ارزیابی توپولوژی های مختلف که امکان تحلیل سریع بر روی بسیاری از توپولوژی های NOC را فراهم می کند، ارائه شده است. در نهایت سه الگوریتم مسیریابی مبدأ بر روی توپولوژی توری مورد بررسی قرار گرفتند.

کلیدواژه ها:

نویسندگان

زهرا شاعری کریمی

مجتمع آموزش عالی جهاد دانشگاهی خوزستان

ابراهیم بهروزیان نژاد

دانشگاه آزاد اسلامی واحد شوشتر، گروه کامپیوتر، شوشتر،ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • و نخبگان واحد شوشتر _ اسفند ماه 1392 ...
  • D. Pandey and K. Gupta , "Comparison between Mesh and ...
  • _ _ _ _ _ Vol. 2, No. 6, p, ...
  • _ .engr.mun.ca/ocs! _ _ 1&print=1, ...
  • _ B _ _ _ Multiprocessor Turbo Decoding" Proc. of ...
  • _ _ _ _ _ [7] _ _ _ _ ...
  • نمایش کامل مراجع