شبیه سازی و بررسی ترانزیستور تونلی دو گیتی با دی الکتریک گیت متشکل از موادhigh K

سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,108

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

NCECN01_278

تاریخ نمایه سازی: 7 بهمن 1393

چکیده مقاله:

با کاهش طول ترانزیستورهای ماسفت مهمترین مشکلی که با آن روبرو می شویم افزایش جریان های نشتی است. در طول گیت-های کم به علت اثرات کانال کوتاه در ماسفت نمی توانیم به جریان پایین دست پیدا کنیم. از طرفی دیگر مشکلی که در ابعاد کوچک با آن مواجه هستیم، حداقل سوینگ زیر آستانه است که کمترین مقدار آن 60mV/dec است، برای حل این مشکلات از ماسفت های تونلی استفاده می کنند، که مکانیسم آن ها بر اساس تونل زدن الکترون ها از سورس به کانال ویا از درین به کانال است. در این مقاله به مرور و شبیه سازی ماسفت تونلی می پردازیم که علاوه بر خاصیت تونلی، دارای مزیت های دو گیتی بودن و نیز دی الکتریک گیت متشکل از مواد high κ است. κ بمعنای قابلیت یک ماده برای نگه داشتن بار است. و هرچه κ بیشتر باشد قابلیت نگه داشتن بار نیز بیشتر خواهد بود. این مواد خاصیت عایقی خوبی دارند و می توانند خازن خوبی بین گیت و کانال ایجاد کنند. و نیز دی الکتریک هایhigh κ می توانند ساختار ضخیم تری نسبت به اکسید سیلسیوم داشته باشند. ساختار در نظر گرفته شده برای ماسفت تونلی در این مقاله به صورت دو گیت متقارن در بالا و پایین ماسفت است. که شبیه سازی در نرم افزار silvaco انجام گرفته است. در نهایت خروجی ما بعنوان نمونه برای دارای جریان ، 0.23 میلی آمپر برای ولتاژ گیت 1.8 ولت و ( با صرف نظر از جریان های نشتی) برابر 1فمتو آمپر بدست آمد. نتایج نشان داد که دی الکتریک متشکل از مواد high κ دارای شیفت ولتاژ آستانه کمتری نسبت به دی الکتریک متشکل از هستند. در این ترانزیستورها بر خلاف ترانزیستورهای معمولی شیب زیر آستانه برای مقادیر ولتاژ گیت ثابت تقریبا بدون تغییر باقی می ماند. سوینگ زیر آستانه برای ماسفت تونلی 57 mV/dec است که این مقادیر کم، تاثیر بسزایی درکاهش توان دارد برای زمانی که طول گیت nm50 در نظرگرفته شود، نرخ I_on/I_off به بیش از2×〖10〗^11خواهد رسید. که همه این نتایج نشان دهنده این است که ماسفت مورد بررسی میتواند گزینه مناسبی برای سویچ های توان پایین باشد.

کلیدواژه ها:

نویسندگان

رافت رفیعی راد

دانشگاه تبریز،دانشکده مهندسی فناوری های نوین

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • R. Demnard, F. Gaensslen, H.-N. Yu, V. Rideout, E. Bassous, ...
  • _ Nilsson, 2006 , "Arithmetic Reduction of the Static Power ...
  • M. R. William and A.J.A Gehan, 1995, " Silicon surface ...
  • C.Aydin, etal., 2004, "Lateral interband tunneling transistor in si _ ...
  • novel concept for field-effect transistors - the tunneling carbon nanotube ...
  • J.-P. Colinge, "Multiple-gate SOI MOSFETs; Solid-State Elec, vol. 48, 2004, ...
  • _ Seabaugh, 2006 _ Tunmel Transistors, " _ ...
  • K. Bhuwalka, M. Born, M. Schindler, _ Schmidt, 2006, "P-channel ...
  • M.Born, K. Bhuwalka, M. Schindler, 2006, "Tunnel FET: A CMOS ...
  • نمایش کامل مراجع