ضرب کننده فرکانسی جدید بر اساس حلقه قفل تاخیر بهبود یافته

سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 523

فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

NCECN01_310

تاریخ نمایه سازی: 7 بهمن 1393

چکیده مقاله:

در این مقاله ساختار یک ضرب کننده فرکانسی بر اساس عملکرد حلقه قفل تاخیر آن ارائه می شود. حلقه قفل تاخیر جدید برای کاهش مصرف توان و نیز کاهش نویز از بلوک های بهبود یافته ای از ترکیب کننده لبه های کلاک ها (Edge Combiner) و خط تاخیر کنترل شده با ولتاژ (VCDL ) استفاده می کند. عملکرد این ضرب کننده به کمک نرم افزار Cadence شبیه سازی و بررسی شده است. ماکزیمم فرکانس خروجی ضرب کننده به ازای ورودی 700MHz به 2.8GHz می رسد. بر اساس نتایج شبیه سازی، اتلاف توان ضرب کننده حدود 2 میلی وات و مقدار نویز جیتر سیکل تا سیکل آن حدود 14.3 پیکو ثانیه است و طبق مقایسه به عمل آمده بهتر از ساختارهای مشابه عمل می کند.

کلیدواژه ها:

نویسندگان

پریسا محمودی

گروه مهندسی برق، دانشگاه پیام نور

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • W. R. Min, S. T. Hui, L. C. Yu and ...
  • GHz programmable DLL-based frequency multiplier 2.2 A:ه [3] C. K. ...
  • D... Foley and M.P. Flynn, :CMOS DLL-based 2-V 3.2-ps jitter ...
  • MHz local oscillator using a DLL-based frequency multiplier technique for ...
  • H. Wu and A. Hajimiri, "A 19GHz 0.5mW, 0.35um CMOS ...
  • Tai-Cheng Lee and Keng-Jan Hsiao, _ DLL-Based Frequency Multiplier For ...
  • C. K. Hsing, C. S. Ming, J. S. Yu, _ ...
  • R. Nandini, H. S. Raghav, " Comparison of Low Power ...
  • نمایش کامل مراجع