طراحی یک مبدل دیجیتال به آنالوگ با ساختار هدایت جریانی و توان مصرفی پایین

این مقاله یک مبدل دیجیتال به آنالوگ با ساختار هدایت جریانی CS DAC با قدرت تفکیک پذیری 8 بیت برای کاربردهایی با سرعت بالا و توان مصرفی پایین ارائه شده است. این طرح، تنها از 4 دیکدر BT 2 بیتی مد جریان CML استفاده می کند. از این رو، مدارهای لچ و راه انداز که در CS DAC متعارف مورد استفاده قرار می گیرند، در این طرح حذف می شوند. این امر باعث کاهش توان مصرفی، فضای اشغالی و افزایش سرعت می شود. مدار CS DAC پیشنهادی در نرم افزار HSPICE و در تکنولوژی 180 nm CMOS شبیه سازی شده است. نتایج شبیه سازی نشان می دهد که مقدار SFDR که بیانگر نسبت توان سیگنال به توان قوی ترین هارمونیک می باشد، در مدار پیشنهادی در فرکانس ورودی MHz 94 و نرخ نمونه برداری MS/s 500 برابر با dB 52.8 می باشد و توان مصرفی مبدل در ولتاژ تغذیه ی V 1/8 برابر W m 5/7 است.

کلیدواژه ها:

دیکدر BT مد جریان ، ساختار هدایت جریانی ، مبدل دیجیتال به آنالوگ ، نرخ نمونه برداری