طراحی شمارند ه ی پرسرعت با هدف کاهش نسبی مصرف توان و مساحت مدار

شمارنده ها بلوک های پایه ای هستند که نقش مهمی را در بسیاری از سامانه های دیجیتال ایفا میکنند. شمارنده های سریع برای بسیاری از کاربردها نظیر ارتباطات و سامانه های اندازه گیری مهم هستند طراحی شمارنده های بالا/پایین پرسرعت برای پیاده سازی ایکوالایزرهای بر اساس بازخورد تصمیم ضروری است. با افزایش تعداد بیت های شمارنده دستیابی به فرکانس های عملیاتی بالا مستلزم پیشبینی حالت بیت های باارزش تر در شمارنده است. برای این منظور میتوان از روش نظر - به حالت در پیش استفاده نمود. این روش پیش بینی بیت نقلی در عمل جمع را برای مشخص کردن حالت بیت های باارزش تر شمارنده در بر دارد. هدف اصلی این پژوهش نشان دادن امکان دستیابی به فرکانس عملیاتی بالا در شمارنده های بالا/پایین با استفاده از فناوری 90 نانومتری CMOS بر اساس به کارگیری جزیی روش نظر - به حالت - در پیش است. ابتدا توجیه ی تحلیلی در ارتباط با قابل دستیابی بودن این هدف عرضه می شود. سپس این هدف با استفاده از نرم افزار شبیه سازی HSPICE بر مبنای مدل ترانزیستورهای 90 نانومتری CMOS دنبال خواهد شد.

کلیدواژه ها:

شمارنده بالا/پایین ، فلیپ فلاپ های D روش نظر - به حالت - در پیش ، بیت نقلی ، فناوری 90 نانومتری CMOS