بهینه سازی ساختار گیت XOR در طراحی جمع کننده کامل با تکنیک GDI
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 871
فایل این مقاله در 10 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
RSTCONF02_109
تاریخ نمایه سازی: 21 شهریور 1395
چکیده مقاله:
در این مقاله طراحی و پیاده سازی جدیدی از یک گیت XOR با تکنیک GDI ارایه شده است .در این روش برای پیاده سازی توابع XOR و XNOR ساختار مداری جدیدی پیشنهاد شده که مشکلات ازدست دادن ولتاژ آستانه و اتلاف توان استاتیک در خروجی را از بین می برد و مدار دارای سویینگ کامل در خروجی می باشد و در ادامه با قرار دادن ترانزیستور SLEEP در ساختار سلول تمام جمع کنندهتوان کل مدار کاهش می یابد و با بهینه سازی اندازه W/L ترانزیستور ها سرعت مدار افزایش و توان و تاخیر حداقل می شود و با توجه به نتایج شبیه سازی و مقایسه با طراحی های دیگر، مدار پیشنهادی دارای کمترین ترانزیستور ، کاهش پیچیدگی و ضریب توان تاخیر انتشار PDP1 فوق العاده کمی برابر با 2/8e-15J است و ولتاژ منبع در مقادیر مختلف از نظر توان مقایسه شده است. شبیه سازی مدارات در تکنولوژی 180 نانو متر CMOS و توسط نرم افزار HSPICE انجام شده است
کلیدواژه ها:
نویسندگان
محمدجعفر کارگر
دانشجوی کارشناسی ارشد دانشگاه آزاد فسا
سیدعلی امام قریشی
عضو هیات علمی دانشگاه آزاد فسا
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :