طراحی مالتی پلکسر توان پایین در ناحیه زیر آستانه
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 472
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
TEDECE01_206
تاریخ نمایه سازی: 30 آبان 1394
چکیده مقاله:
دراین مقاله به بررسی عملکرد یک مالتی پلکسر در ناحیه زیرآستانه پرداخته شده است. .بااستفاده ازعملکرد ترانزیستور درناحیه زیر آستانه می توان به توان تلفاتی بسیار پایین دست یافت. مدار مالتی پلکسرطراحی شده با استفاده از گیت های انتقالیTransmission Gate پیاده سازی شده است. این مدار در تکنولوژی 56 نانو مترCMOS شبیه سازی گردید. عملکرد این مدار دررنج ولتاژ تغذیه 100mV-300mV مورد بررسی قرار گرفته است. توان تلفاتی مدار 831 پیکو وات و تاخیر 82.6 میکروثانیه می باشد
کلیدواژه ها:
نویسندگان
سیدعبدالرضا قاضی میرسعید
دانشکده برق دانشگاه شهیدبهشتی
علیرضا حسن زاده
دانشکده برق دانشگاه شهیدبهشتی
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :