بررسی و طراحی تکنیک MTCMOS بر روی D-FLIP FLOP

چند آستانه ای،CMOS یک روش مداری بسیار محبوب برای کاهش توان نشتی میباشد که دارای کارایی بالا و مصرف توان کم است تکنیکMTCMOS با استفاده از ترانزیستورهای دارای ولتاژ آستانه بالا منبع توان را به بلوک منطقی با ترانزیستورهای دارای ولتاژ آستانه پایین متصل میکند.. مدارات با توان مصرفی و ولتاژ کاری پایین در علم مهندسی پزشکی و دستگاه های الکترونیکی قابل حمل کاربردهای فراوانی دارند، در این مقاله برای شبیه سازی و ارائه تکنیک چندآستانه ای از مدار 5T TSPC DFF استفاده شده است که در نهایت نتایج مطلوبی بدست آمده DFF در مدارات آنالوگ، دیجیتال و طراحی مدارات ترکیبی نقش حیاتی را ایفا می کند. در این مقاله یک فلیپ فلاپ MTCMOS جدید طراحی و ارائه شده که در حالت فعال عملکرد آن با سرعت بالا است و در حالت خواب توان نشتی آن به میزان چشم گیری کاهش یافته است، مدل ارائه شده دارای کمترین توان نشتی و توان مصرفی نسبت به نمونه های دیگر DFF است که اندازه گیری پارامترهای مدار، جداول مقایسه و شبیه سازی نرم افزاری این طرح پیشنهادی در ادامه توضیح داده شده است

کلیدواژه ها:

توان مصرفی ، توان نشتی ، فلیپ فلاپ ، واتاژ آستانه ، .TSPC ، MTCMOS ، DFF