CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی مدار تمام جمع کننده با توان پایین

عنوان مقاله: طراحی مدار تمام جمع کننده با توان پایین
شناسه ملی مقاله: ICEE15_391
منتشر شده در پانزدهیمن کنفرانس مهندسی برق ایران در سال 1386
مشخصات نویسندگان مقاله:

سروش ناصری - دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان
شادرخ سماوی - دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان
مهدی حبیبی - دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان

خلاصه مقاله:
جمع کننده ها از اجزای بسیار مهم درکاربردهای محاسباتی به شمار می روند وبهبود ساختار آنها، ارتقای کلی عملکرد سیستم را به دنبال خواهد داشت. با توجه به رشد روز افزون ادوات الکترونیکی بی سیم و قابل حمل و نیاز به طراحی مدارهای VLSI با عملکرد بالا و توان کم، طراحی های جدیدو مبتکرانه بسیاری در این زمینه جهت پیاده سازی این ساختار، صورت گرفته است. در این مقاله روش جدیدی برای طراحی دروازه پایه XOR و تمام جمع کننده، بر اساس تکنولوژی دینامیک ارائه شده است. توان مصرفی کم و سرعت بالای تکنولوژی دینامیک، تاثیر بسزایی در بهبود عملکرد این بلوک های پایه خواهد داشت. پس از ارایه روش طراحی و جزئیات پیاده سازی، به مقایسه طرح ارائه شده با برخی از طرح های جدید موجود در این زمینه، پرداخته شده است. نتایج شبیه سازی های انجام شده توان مصرفی کم و سرعت بالای طرح پیشنهادی را نشان میدهد.

کلمات کلیدی:
تمام جمع کننده ، مدارات VLSI ، دروازه XOR ، ترانزیستور عبوری ، توان کم

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/25459/