کاربرد زبانVHDL-AMS در شبیه سازی مدار یک تراشه( فرستنده – گیرنده)
عنوان مقاله: کاربرد زبانVHDL-AMS در شبیه سازی مدار یک تراشه( فرستنده – گیرنده)
شناسه ملی مقاله: ISCEE14_262
منتشر شده در چهاردهمین کنفرانس دانشجویی مهندسی برق کشور در سال 1390
شناسه ملی مقاله: ISCEE14_262
منتشر شده در چهاردهمین کنفرانس دانشجویی مهندسی برق کشور در سال 1390
مشخصات نویسندگان مقاله:
فرزانه عرب پور
خلاصه مقاله:
فرزانه عرب پور
این مقاله به شبیه سازی مدار یک تراشه ی فرستنده – گیرنده ، به کمک استاندارد جدید VHDL-AMS پرداخته است . هدف در اینجا بررسی کارایی تراشه فرستنده گیرندهRF کامل ، تحت شرایط واقعی می باشد . از این مدار برای استانداردهای E- GSM/GPRS که در کاربردهای تلفن همراه وجود دارد ، استفاده می شود . در چنین سطح از پیچیدگی ، نمی توان با استفاده از وسایل محصول به شبیه سازی چنین مداری در سطح ترانزیستوری پرداخت . برای شبیه سازی این مدار علاوه بر مدلهای دیجیتال ، از مدلهای رفتاری سیگنال مختلط و ابزار سنتز فرکانسی frequency synthesizer و شیوه برنامه نویسی از بالا به پایین استفاده می شود شبیه سازی کامل این تراشه برای مدت شش میلی ثانیه کار مدار ، 23 دقیقه از زمان CPU را می گیرد. این مقاله ابتدا به بررسی و Debug این مدار در سطح بالایی آن می پردازد.
کلمات کلیدی: فرستنده گیرنده , شبیه سازی , VHDL-AMS
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/121691/